This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Citation 2

1. Japanese Patent Application No.: 9554/1983

Application Date: January 24, 1983

2. Japanese Patent Disclosure No.: 135684/1984

Disclosure Date: August 3, 1984

3. Inventor: Kenichi NOJIMA; Kawasaki-city, Japan

4. Applicant: FUJITSU Kabushiki Kaisha; Kawasaki-city, Japan

5. Title: A Data Bypass Method Between Baffer Memories

A data bypass method between baffer memories (3, 6) for a multi processor system of a swapping type including a plurality of CPUs (1, 2) each of which has a buffer memory (3, 6) and a storage device (16) to which the CPUs are connectable, wherein a means for bypassing data from the write data bus (18, 19) of the strage device (16) to the readout data bus (17, 20) is provided, and when the data transmission is required between buffer memories, the data are directly transmitted between buffer memories through the means for bypassing.


Each of reference numbers is as follows:

1, 2: CPU 3, 6: Buffer Memory 4, 5 7, 9: Tag

8: Control Circuit 10, 11, 12: Selecting Circuit

13, 15: Register 14: Memory 16: Storage Device

17, 20: Readout Data Bus 18, 19: Write Data Bus



19 日本国特許庁 (JP)

即特許出願公開

⑫公開特許公報(A)

昭59—135684

⊕Int. Cl.3

識別記号

庁内整理番号 8219—5B 砂公開 昭和59年(1984)8月3日

G 11 C 9/06 G 06 F 13/00

7361—5B

発明の数 1 審査請求 未請求

(全 3 頁)

❸パツフアメモリ間のデータパイパス方式

顧 昭58-9554

②出 顯 昭58(1983)1月24日

20特

川崎市中原区上小田中1015番地 富士通株式会社内

の出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

①代 理 人 弁理士 松岡宏四郎

明 和 1

1. 発明の名称

バッファメモり間のデータバイパス方式

2. 特許請求の範囲

パッファメモリを備えた中央処理装置と、 該中 央処理装置を複数接続出来る記憶装置とを備えた スワップ方式のマルチプロセッチンステムに於て、 該記憶装置の書込みデータバスから読出しデータ パスへデータをパイパスする手段を設け、前記パ ッファメモリ間でデータ転送を必要とする場合。 該パイパスする手段を経由して直接パッファメモ り間でデータの転送を行うことを特徴とするパッ ファメモリ間のデータバイパス方式。

3. 発明の詳細な説明

(a)発明の技術分野

本発明はパッファメモリを備えた中央処理装置と、核中央処理装置を複数接続出来る記憶装置(主記憶装置又は中央処理装置と主記憶装置間に投けられる中間パッファ記憶装置)とを備えたスワップ方式のマルチプロセッサンステムに係り、特 に該マルチプロセッチシステムに於けるプロセッサ間のデータ転送時間を短縮するバッファメモリ 間のデータバイパス方式に関する。

(b) 従来技術と問題点

従来のバッファメモリを備えたた中央処理装置と。 彼来のバッファメモリを備えたた中央処理装置と確 えたスワップ方式のマルチプロセッサシステメモ リとの間にデータを転送するルートない。 には装置中央処理装置のバッファメモリとの間にデータを転送イイなステムのにはない。 には装置内にご接近なイベスステムのにはそ行うのでが、 の中央処理装置も、からにはない。 の中央処理を指し、 の中央処理を関するのバッフルートが、 の中央処理をはいるという手段のボッフ上は にでデータを書い、従って記憶装置に対ける を行うたいのない。 に対するという欠点がある。

(c) 発明の目的

本発明の目的は上記欠点を除く為。各中央処理 装御の内或中央処理装置で必要となったデータが。 他の中央処理装置のパッファメモリに存在する場合。 核他の中央処理装置からムーブアウトされたデータを配性装置に 込むのと平行して要求元の成中央処理装置へ該データをパイパスさせ、転送時間の短縮を計ることを可能とするパッファメモリ間のデータパイパス方式を提供することにある。 (4) 勢明の権威

本発明の構成はバッファメモリを備えた中央処理装置と、該中央処理装置を複数接続出来る記憶装置とを備えたスワップ方式のマルチプロセッサシステムに於て、該記憶装置の書込みデータバスから誘出しデータバスへデータをバイパスする手段を設け、前記パッファメモリ間でデータの転送を行う機にしたものである。

(・) 発明の実施例

図は本発明の一実施例を示す回路のブロック図 である。中央処理装置1にはバッファメモリ3と、 バッファメモリ3のアドレス情報。有効性等が記

格納すると共に、選択回路10を切り換えて統出 しデータバス20を経てパッファメモリ3へ同時 に送出する。パッファメモリ3にデータが書子 れたことで中央処理監督1の統出し動作は完了する。そしてレジスタ13に格納されたデータはま モリ14に書込まれる。中央処理装置1が記憶 は16にアクセスしてデータの統出しを行うはな パッファメモリ6に要求するデータが存在しない 場合、メモリ14よりレジスタ13にデータが統 出され、選択国路10を経てパッファメモリ3に 送出される。

中央処理装置 2 を中心とする動作の場合は上記と同様であるが、参照されるタグは 7 でパッファメモリ 3 よりムーブアウトされたデータは實込みデータバス 1 9 を経て選択回路 1 1、1 2 を経由し、統出しデータバス 1 7 を経てバッファメモリ 6 に転送される。

(1)発明の効果

以上説明した如く。本発明は各中央処理装置の 内威中央処理装置で必要となったデータが、他の 使されるタグ 4 が内殿され、中央処理装置 2 には パッファメモリ 6 と、パッファメモリ 6 の アドレス 情報、有効性等が記憶されるタグ 5 が内蔵される。配憶装置 1 5 にはタグ 4 の内容がコピーされるタグ 7 と、タグ 5 の内容がコピーされるタグ 9 がある。ここで中央処理装置 1 を中心にして動作を提明する。

中央処理装置のパッファメモリに存在する場合。 該他の中央処理装置からムープアウトされたデー タを記憶装置に審込むのと平行して要求元の或中 央処理装置へ該データをパイパスさせ、転送時間 の短縮を計ることを可能とする為。その効果は大 なるものがある。

. 4. 図面の簡単な説明

図は本発明の一実施例を示す四路のブロック図 である

1. 2 は中央処理装置、3. 6 はパッファメモリ、4. 5. 7. 9 はタグ、8 は制御回路、10.11.12 は選択回路、13. 15 はレジスタ、14 はメモリ、16 は記憶装置である。

理人并理士 松岡宏四



